| บทคัดย่อ |
รายงานการวิจัยเรื่องการออกแบบวงจรซีเควนเชียลลอจิกด้วยวิธีขั้นตอนเชิงวิวัฒนาการ มีวัตถุประสงค์ เพื่อออบแบบวงจรซีเควนเชียลลอจิกโดยใช้วิธีขั้นตอนเชิงวิวัฒนาการและหาประสิทธิภาพวงจร เครื่องมือที่ใช้ในการวิจัยได้แก่โปรแกรมออกแบบวงจรซีเควนเซียลลอจิกด้วยวิธีขั้นตอนเชิงวิวัฒนาการและชุดทดลองดิจิตอล ผู้วิจัยกำหนดวงจรในการทดลองออกแบบจำนวน 4 วงจรประกอบด้วยวงจรบิเนชั่นและวงจรซีเควนเชียล
ผลการวิจัย หลังการออกแบบวงจรซีเควนเชียลลอจิกด้วยวิธีขั้นตอนเชิงวิวัฒนาการผู้วิจัยแบ่งวงจรที่ออกแบบเป็น 2 วงจรคือวงจรคอมบิเนชั่นและวงจรซีเควนเซียล วงจรที่ออกแบบไว้ได้ทั้งหมด 4 วงจรโดยที่ทั้ง 4 วงจรนั้นได้เปรียบเทียบกับวิธีการออกแบบและประสิทธิภาพของวงจรดิจิตอลกับวิธีแบบปกติจะใช้เกททั้งหมด 5 ตัว ส่วนวิธีการขั้นตอนเชิงขั้นตอนเชิงวิวัฒนาการใช้เกท 4 ตัว จำนวนเกทลดลง 1 ตัวคิดเป็นร้อยละ 20 วงจรที่ 2 วิธีการปกติจะใช้เกททั้งหมด 9 ตัว ส่วนวิธีการขั้นตอนเชิงวิวัฒนาการใช้เกท 6 ตัว จำนวนเกทลดลง 3 ตัวคิดเป็นร้อยละ 33.33 วงจรที่ 3 วิธีการปกติจะใช้เกททั้งหมด 10 ตัว ส่วนวิธีการขั้นตอนเชิงวิวัฒนาการปกติใช้เกท 5 ตัว จำนวนเกทลดลง 5 ตัวคิดเป็นร้อยละ 50 วงจรที่ 4 วิธีการปกติจะใช้เกททั้งหมด 11 ตัว ส่วยวิธีการขั้นตอนเชิงวิวัฒนาการใช้เกทอ 7 ตัวจำนวนเกทลดลง 4 ตัว ติดเป็นร้อยละ 36.36 สำหรับประสิทธิภาพของวงจรจะมีผลลัพธ์การทำงานเหมือนกับการปกติได้ผลลัพธ์ตรงกันแต่ใช้จำนวนเกทประกอบวงจรน้อยกว่า
The research report about design sequential logic circuit using evolution algorithms. There was objective to study for design sequential logic circuit using evolution algorithms and search efficiency of circuit. A tool that use in the research was program for design sequential logic circuit using evolution algorithms by C language and digital lab set . Researcher define 4 circuit to test, compose a combination and sequential circuit.
Result of research, after design sequential logic circuit using evolution algorithms, The researcher divides the circuit that designs 2 circuits are combination and sequential circuit. 4 circuit to design. Compare circuit design method and efficiency of normal design and evolution algorithms design. Circuit 1 , normal design use 5 gates , and evolution algorithms design use 4 gates , 1 gate decrease , 20 percentages. Circuit 2 , normal design use 9 gates , and evolution algorithms design use 6 gates , 3 gate decrease , 33.33 percentages. Circuit 3 , normal design use 10 gates , and evolution algorithms design use 5 gates , 5 gate decrease , 50 percentages. Circuit 4 , normal design use 11 gates , and evolution algorithms design use 7 gates , 4 gate decrease , 36.36 percentages. For the efficiency of the circuit has result of work equal normal design, but use gate component less than.
|
|---|
| คำสำคัญ |
Circuit Design,Sequential Logic Circuit,Evolution Algorithms,การออกแบบวงจร,วงจรซีเควนเซียลลอจิก,วิธีการขั้นตอนเชิงวิวฒนาการ,วิธีการขั้นตอนเชิงวิวัฒนาการ,Evolution Algorithms.
|
|---|
